Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology]

Abstract

This paper presents a novel realization concept for Clock-and-Data-Recovery circuits. Our Design uses a nonlinear phase detector architecture, which is based on the Alexander phase detection method. In order to ensure circuit functionality in the RF region, we use very fast switching HLO-Flip-Flops (high-speed latching operation flip-flop) in our design. The primal goal in our design was the minimization of self induced jitter of the phase detector. The accuracy of our circuit design and the functionality in the GHz regime is confirmed by various circuit simulations executed with the SPECTRE Simulator.

In dieser Arbeit wird ein neuartiges Schaltungskonzept für die Realisierung eines Phasendetektors einer Clock-and-Data-Recovery Schaltung vorgestellt. Es handelt sich hierbei um eine nichtlineare Phasendetektorarchitektur, die nach dem Verfahren von Alexander arbeitet. Um die Funktionalität des Phasendetektors im Hochfrequenzbereich zu gewährleisten, wurden in dem Design sehr schnell schaltende HLO-Flip-Flops (high-speed latching operation flip-flop) verwendet. Ein wesentliches Entwurfsziel war die Begrenzung des selbstgenerierten Jitters des Phasendetektors. Der Schaltungsentwurf wurde mit der Simulationsumgebung Cadence Spectre durchgeführt und die Funktionalität der Schaltung im GHz-Bereich anhand von ausgewählten Simulationen verifiziert.